

## DC/PT

- 1、link\_library 与 target\_library, 解释下, link\_library 里的\*号指什么, 如果不加\*号有问题吗?
- 2、如果 link\_library 是 lib\_A 和 lib\_B, target\_library 是 lib\_A, 这样做会有问题吗?
- 3、跑 DC 综合需要准备什么文件?
- 4、input\_delay 和 output\_delay 的概念, 具体在做综合时如何设置。
- 5、setup 和 hold, setup 和 hold 时间可以是负值吗?
- 6、setup 和 hold 的最大区别是什么, 用一句话概述下。
- 7、hold 一定和时钟周期无关吗?
- 8、multicycle\_path 中 setup 值和 hold 值的关系怎样? 为什么要这样设置?
- 9、DC 或 PT 做时序检查时主要做哪些检查?
- 10、用 PT 做时序分析时需要什么文件?
- 11、PT 和 DC 分析时序时的异同?
- 12、跨时钟域信号的处理方法, 异步设计与同步设计的优缺点?
- 13、异步复位电路设计 (异步复位, 同步释放)?

## LIB

- 1、smic25\_ss.lib 里的 ss 指什么, 问什么是 ss, 不是 s 呢? ss 与 tt 或 ff 之间的区别有哪些?
- 2、PVT 指什么东西, 分别解释 P、V、T 对性能的影响
- 3、简述线载模型 (wire\_load\_model), 连线延时是如何计算的, 连线对 cell 的延时有什么影响?
- 4、OCV 的概念解释 (英文)
- 5、NLDM 延时模型/如何估计 cell 的延时
- 6、库中的 internal\_power 是指什么功耗?
- 7、

## 后端

- 1、深亚微米设计的挑战及常用解决方法?
- 2、功耗的构成/分类, 如何减小各部分功耗?
- 3、做 CTS 需要什么文件?
- 4、后端如何设计电源网络?
- 5、FloorPlan 时如何摆放 RAM 等 macros?
- 6、Skew 对 timing 的影响如何?
- 7、低功耗设计的实现方法?